PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-017694

(43) Date of publication of application: 19.01.1996

(51)Int.CI.

H01L 21/02 H01L 27/04 H01L 21/822 H01L 27/08

H01L 27/12 H01L 29/786

(21)Application number: 07-176864

(71)Applicant: MOTOROLA INC

(22)Date of filing:

21.06.1995

(72)Inventor: SUN SHIH-WEI

(30)Priority

Priority number: 94 265860


Priority date: 27.06.1994


Priority country: US

(54) THIN FILM AND BULK MIXED SEMICONDUCTOR SUBSTRATE APPLIED TO INTEGRATED CIRCUIT AND ITS FORMATION

(57)Abstract:

PURPOSE: To integrate elements on a thin-film SOI wafer by forming an isolation region at a boundary between a burial dielectric layer in a second part of a semiconductor substrate and a first part of the semiconductor substrate, forming a first element on the first part of the mixture substrate, and forming a second element on the second part of the substrate. CONSTITUTION: A substrate 10 with a mask 12 is prepared on a first part 14 of a bulk substrate 11, an injection treatment is performed to the substrate 10, the ion of the insulation species is injected to an exposed part 16 of the bulk substrate 11, and a buried dielectric layer 18 is formed. Also, an isolation region 24 is formed at a vertical boundary region between the buried dielectric layer 18 and the bulk semiconductor of the substrate 11. Then, a lowvoltage relay line (SOI) circuit such as the internal MOSFET 28 is formed on a thin-film part 20. Also, a punch-through protection element 27 that is





constituted of a thick field oxide region 26 and a source/drain region 25 is formed on a substrate on the bulk part 11 of the substrate.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

特開平8-17694

(43)公開日 平成8年(1996)1月19日

(51) Int.Cl.6

識別記号

FΙ

技術表示箇所

H01L 21/02

27/04 21/822 В

H01L 27/04

Н В

審査請求 未請求 請求項の数5 FD (全 7 頁) 最終頁に続く

(21)出願番号

特願平7-176864

(22)出願日

平成7年(1995)6月21日

(31)優先権主張番号 265860

(32)優先日

1994年6月27日

(33)優先権主張国

米国(US)

(71) 出願人 390009597

モトローラ・インコーポレイテッド

MOTOROLA INCORPORAT

RED

アメリカ合衆国イリノイ州シャンパーグ、

イースト・アルゴンクイン・ロード1303

(72)発明者 シーーウェイ・サン

アメリカ合衆国テキサス州オースチン、シ

ーニック・ブルフ・ドライブ9281


(74)代理人 弁理士 本城 雅則 (外1名)

(54) 【発明の名称】 集積回路に適用するための薄膜およびバルク混合半導体基板ならびにその形成方法

(57)【要約】

【目的】 薄膜SOI素子、およびフィールドESD保 護素子または高電圧I/Oバッファ回路を、同一基板上 に配置可能とした薄膜およびベルク混合半導体基板を提 供する。

【構成】 集積回路用薄膜およびバルク混合半導体基板 (10,30)を、2つの異なる処理を用いて作成す る。第1処理では、標準ウエハ(11)の周辺(14) に沿ってマスクを設ける。内部のマスクされていない部 分(16)に絶縁種を注入し、埋め込み誘電体層(1 8) を形成し、混合薄膜およびバルク半導体基板を形成 する。或いは、薄膜ウエハの内側部分(36)にマスク を設け、エッチングすることにより、下層のバルク基板 (11')のウエハ周囲に沿った部分(40)を露出さ せる。次に、エピタキシャル層(50)を成長させて露 出したハルク部分に積層し、混合基板を形成する。薄膜 部分とバルク部分との境界に分離領域(24,52,4 6,54)を形成する。



【特許請求の範囲】

【請求項1】集積回路に適用するための薄膜およびベルクの混合基板(10)を形成する方法であって:半導体基板(11)と、該半導体基板の第1部分(14)上に位置する注入マスク(12)を用意する段階、前記半導体の第2部分内の理め込み誘電体層と、前記半導体基板の第2部分内の理め込み誘電体層と、前記半導体基板の第1部分との間の境界に、分離領域(24)を形成する段階;前記半導体基板の第1部分上に位置する第1素子(27)を形

成する段階;および前記半導体基板の第2部分上に、 3 3 ポルト末満の供給電圧を有する第2素子 (2.8) を形成する段階,から成ることを特徴とする方法。

【請求項2】集積回路に保護素子を形成する方法であっ て 第1.薄膜牛導体層(2.9)、該第1.薄膜半導体層上 に位置する第1埋め込み誘電体層(31)、および該第 1 埋め込み誘電体層上に位置する第2 半導体層(1 1) を有する基板 (30) を用意する段階;前記第1 薄膜半導体層(2.9) の第1部分(3.8)と、前記第1 埋め込み誘電体層(31)の第1部分とを除去して、前 記第2半導体層(11)の露出部分(40)を形成。 し 前記第1薄膜半導体層の残りの部分(201)およ び前記第1埋め込み誘電体層の残りの部分(18))を 残士段階,前記第2半導体層の露出部分、ならびに前記 第1 薄膜半導体層および前記第1 埋め込み誘電体層の残 りの部分上に位置する、第2誘電体層(42)を形成す る段階:前記第2誘電体層の一部を除去し、前記第1薄 膜半導体層および前記第1埋め込み誘電体層の残りの部 分のエージ (44) に、側壁スペーサ (46) を形成す 5段階、前記第2半導体層の露出部分上に選択的に第3 半導体層(50)を成長させ、前記側壁スペーサによっ て、前記第1薄膜半導体層と前記第1埋め込み誘電体層 の残りの部分とを、前記第3半導体層から分離させる段 階:前記側壁スペーサに分離領域(52,54)を形成 する段階,および前記第3半導体層上に位置する保護素 子(2.8°)を形成し、前記第1薄膜半導体層の前記残 りの部分を用いて低電圧半導体素子を形成する段階、か ら成ることを特徴とする方法。

【請求項3】集積回路に適用するための薄膜およびベルンの混合基板(30)であって、ハイタ半導体基板(11)の第1部分上に位置する第1薄膜半導体層(20)、前記第1薄膜半導体層の下で、かつ前記パルク半導体基板の第1部分の上に位置する埋め込み誘電体層(18)、前記パルク半導体基板の第2部分上に位置する第2半導体層(50);および前記第1薄膜半導体層および前記埋め込み誘電体層を、前記第2半導体層から分離するために、前記第1薄膜半導体層および前記埋め込み誘電体層収力のエッジ(44)に設けられた側壁スペーサ(46)であって、前記パルク半導体基板の第3部分上に位置する前記側壁スペーサ、から成ることを

特徴とする基板。

【請求項4】集積回路に適用するための薄膜およびバル 7の混合基板(30)であって、バルク半導体基板(1 1) の第1部分上に位置する第1薄膜半導体層 (2) 0'),前記第1薄膜半導体層の下で、かつ前記バルク 半導体基板の第1部分の上に位置する埋め込み誘電体層 (187):前記パルク半導体基板の第2部分上に位置 する第2半導体層(50);前記第1薄膜半導体層およ び前記埋め込み誘電体層を、前記第2半導体層から分離 するために、前記第1薄膜半導体圏および前記埋め込み 誘電体層双方のエット(44)に設けられた側壁スペー サ(46)であって、前記パルツ半導体基板の第3部分 上に位置する前記側壁マペーサ、前記第1薄膜半導体層 内において第1の厚さを有する第1分離領域(52): および前記第2半導体層内において第2の厚さを有する 第2分離領域(54)であって、前記第2の厚さは前記 第1の厚さよりも厚い、前記第0分離領域(54)、か ら成ることを特徴とする基板。

【請求項5】集積回路に適用するための薄膜およびベル 7の混合基板(30)であって、バルケ半導体基板(1 1') の第1部分上に位置する第1薄膜半導体層(2 U) 前記第1 薄膜半導体層の下で、かつ前記パルク 半導体基板の第1部分の上に位置する埋め込み誘電体層 (18): 前記・17半導体基板の第2部分上に位置 する第2半導体層(50)、前記第1薄膜半導体層およ び前記埋め込み誘電体層を、前記第2半導体層から分離 するため、前記第1薄膜半導体層および前記埋め込み誘 電体層双方のエッシ (44) に設けられた側壁スペーサ (46) であって、前記パルク半導体基板の第3部分上 に位置する前記側壁スペーサ、前記第1薄膜半導体層上 に位置し、3、3ホルト未満の供給電圧を有する内部M OSFET (28) 、および前記第2半導体層上に位置 する厚いフィールド静電放電(ESD)保護素子(2 7) ,から成ることを特徴とする基板。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、一般的に集積回路に関し、更に特定すれば、集積回路に適用するための薄膜および・・1 "混合半導体基板(mixed thin-film and bulk semiconductor substarate)、ならびにその形成方法に関するものである。

[0002]

【従来の技術】本願は、1994年3月4日に出願されたShih-Wei Sunによる"Protection Device for an Integrated Circuit and Method of Formation"と題された米国特許出願第 08/205,477号、および1994年4月25日に出願されたCraig S. Lageによる"Static Random-Access Memory Cell and Process for Forming the Memory Cell"と題された米国特許出願第08/232,968号に開示される材料に部分的に関連するものである。これら

両出願は本願と同し譲受人に譲渡されている。

【0003】集積回路は、通常、保護素子を有し、入出 カ (I ´O) パッドとその対応する内部回路との間に配 置される。保護素子は、静電放電(ESD electrostatic d ischarge)現象のように、高い遷移電圧がI. ロパッド に発生したときに、回路を損傷から保護するものであ 5 15ナノメートルのゲート酸化物を用いた典型的な MOSトランジスタの降伏電圧は約15ポルトであるの で、保護素子はMOS集積回路では特に重要である。 L たがって、MOSトラビレスタが保護されないままであ ると、1 〇パッドに1000ボルトを越える電圧を発 生する静電放電がMOSトランジマタを損傷することに なる。一方、保護素子はこれら過れな電圧から内部MO 5 国路を遮蔽するので、集積回路を保護する。しかしな がら、これまで、絶縁(SOI)ウエトの薄膜シリコン 上に厚いフィールドESD保護素子を構成することは、 フィールド酸化物(FOX) 分離部がFOXの形成の間 絶縁 (SOI) 層全体を消費するのて下可能であった。 【0004】加えて、高電圧MOSFETのようなI ○ペープテ回路の熱発散(heat dissipation)は、埋め込 み酸化物の熱伝導性が低いために、薄膜SOI材料にと って主要な障害として報告されている。 ハーファ回路は 典型的に大きく、そのため多量の熱を発生する。したが って、熱発散が少ないことは、SOI技術において、重 大な問題となる。加えて、薄膜SOI MOSFET

た点もある。 【0005】

【発明が解決しようとする課題】上述の問題は、事実上、バルク・シリコン上に構成された標準5ポルトまたは3.3ポルト素子よりも供給電圧(Vcc)が低い回路または素子に、SOIの用途を限定することになる。現在のSOI技術では、Vccが2ポルトより大きくなると、チャンネル領域に発生した電子ー正孔対によってランナウエイ(runaway)の問題が生じ、車ートランジスタ・ラッチ(single-transistor latch)の原因となる。したがって、薄膜SOIウエハ上に3.3ポルトまたは5ポルト素子を集積することは、薄膜SOIウエハの降低電圧が低いために、両立てきなかった。

は、ソースおよびドレイン電極間のハイポーラ・スナッ

プベック電圧(bipolar-snapbak voltage)が低いという

[0006]

【課題を解決するための手段】本発明の「実施例は、集積回路に適用するための薄膜およびハルク混合基板の形成方法を開示する。第1部分上に在入マスクにmplant mask)が配された半導体基板を用意する。次に、埋め込み誘電体層を、半導体基板の上表面の下で、半導体基板のでスクされていない第2部分に形成する。こうして、薄膜およびハルク混合半導体基板が形成され、バルク部分が基板の第1部分に対応し、薄膜部分が基板の第2部分に対応する。半導体基板の第2部分内の埋め込み誘電体

層と半導体基板の第1部分との間の境界に分離領域を形成する。次に、第1素子を混合基板の第1部分上に形成し、供給電圧が3.3ボルトよりも低い第2素子を基板の第2部分上に形成する。

【0007】本発明の他の実施例は、集積回路に適用するための薄膜およびゴルで混合基板を開示する。混合基板は、ゴルク半導体基板と、このゴルグ基板の第1部分上に設けられた第1薄膜半導体層とを有する。埋め込み誘電体層が第1薄膜半導体層の下で、かつゴルク半導体基板の第1部分の上に位置する。第1薄膜半導体層および埋め込み誘電体層双方のエッジに側壁スペーサを設け、第1薄膜半導体層と埋め込み誘電体層とを第2年導体層から分離する。この場合、側壁スペーサは、バルグ半導体基板の第3部分の上に位置する。

【0008】これらのおよびその他の特徴、ならびに利点は、希付図面に関連付けられた以下の詳細な説明から。より明白に理解されよう。重要なこととして、図は必ずしも一定の比で描かれている訳ではなく。 具体的には示していないがその他にも本発明の実施例が考えられることを指摘しておく。

[00001]

【実施例】図1~図4は、本発明の第1実施例による、 薄膜技術と組み合わせて保護素子を形成する処理工程を 断面図で定すものである。これらの図は多しの同一また は実質的に同様の要素を手している。したがって、同一 のまたは実質的に同様の要素には、同一参照番号を用い て表記することとする。図1では、トルク半導体基板1 1を含み、このいれた基板11の第1部分14上にマス 7.1.2を有する基板10が用意される。 ベルグ半導体基 板11は、典型的には、単結晶シリコンであるが、これ に限定される訳ではない。マスク12は、基板11の第 2部分16を露出されたまま残す。基板10に注入処理 を施し、絶縁種(insulating species)のイオンをバルク 基板11の露出部分16に注入する。 注入は当技術では 確定された処理である。注入には典型的に酸素イオンが 用いられるが、窒素イナンまたはその他の絶縁種を注入 に用いてもよい。マスク12は、フォトレジストまたは その他の硬質です。Thand mask)のようなは人マストで あり、ニルク半導体基板11点の被覆部分14が、注入処 理の間景響を受けるのを防止する。在人処理の後、フォ トレジスト・アーシュのような従来の処理を用いて、半 導体基板11の表面からマフリ12を除去する。

【0010】注入処理の結果、基板10には図2に示すような埋め込み誘電体層18が形成される。埋め込み誘電体層18の厚さは、2000ないし5000寸ングストロームの範囲であることが好ましい。酸素イナンを注入する場合、埋め込み誘電体層18は酸化物層となる。501という用語は、酸化物層18上に位置するシリコン薄膜20によってしかるべう得られた構造を記述する

ために用いられ、この薄膜20は500ないし2000 オングストロームの範囲の厚さを有することが好ましい。 窒素イナンを注入する場合、結果的に得られる埋め 込み誘電体層18は、窒化物層として特徴付けられる。 これも絶縁体である。図2からわかるように、得られた 半導体基板10は、ベルク基板部分11と薄膜部分20 とで構成される。これは本発明を実施する際の重要な観点の1つである。

【0011】図3において、分離領域22、24、26を基板10に形成する。分離領域は、典型的に、フィールド酸化物(FOX)であり、FOXの形成方法は当技術では公知である。基板10の薄膜部分20には分離領域22のみを形成し、一方基板のドルク・シリコ、部分には分離領域(遅いフィールド領域)26のみを形成する。また、埋め込み誘電体層18と基板11のバルフェ導体との間の垂直境界領域に、分離領域24を形成する。この場合、分離領域24はその半分が薄膜層20と同じ厚さしかない一方。領域24の他の半分はより厚し、ドルク基板を占める部分が多いので、二重フィールド酸化物(dual field oxide)の分離領域に似ている。

【0012】一旦SO1部分20とバルク部分11とを 有する基板10を形成したなら、基板のペルク部分11 上の基板に、適当な保護素子を構成する。加えて、図4 に手すように、内部MOSFET28のような低電圧S O T 回路を薄膜部分20上に構成することもできる。 B 4にはMOSFETが示されているが、薄膜部分上には いかなる低Vcc回路を形成してもよいことは理解されよ う また、図4には、厚いフィールド酸化物領域26と ソース ドレイン領域25とで構成されるパンチ・スル 一保護審子(punch through protection device) 2.75% 示されている。これらの領域は、MOSFETの製造時 に同時に形成されるものであり、ドーパントを基板に注 入してソース/ドレイン領域を形成する。基板10のパ ルク部分11は、ESD用保護素子に限定される訳では ない。高電圧I/Oハッファ素子のようないかなる高V cc素子でもバルク側に構成することができる。

【0013】図5~図12は、本発明の第2実施例による、初期薄膜基板(initial thin-film substrate)30を明いて、薄膜およびボルク混合半導体基板を形成する処理工程を示す断面図である。図5において、薄膜基板30は、薄膜半導体層29、薄膜層29の下に位置する埋め込み誘電体層31、および誘電体層31の下に位置するボルク半導体基板11、で構成されている。バルク基板11、および薄膜層29は、双方とも、シリコンのような半導体材料であるが、埋め込み誘電体層31は、酸化物または窒化物あるいはその他の絶縁性材料とすることができる。初期薄膜基板30として、酸素注入による標準分離(standard sepratation by implantation of oxygen) (S1MOX) ウエハ、またはドウンド・アンド・エフチ・バック(bound and etch back) SOI(B

ESOI)ウエハを用いることができる。薄膜層29の上表面上に、誘進体層32を形成する。誘電体層32として用いられる可能性のある材料の例には、酸化シリコン、窓化シリコン、窓化シリコン、窓化が開業、および酸窒化物が含まれるが、これらに限定される訳ではない。誘電体層32の目的は、下層の薄膜層29を保護することであるが、これについては以下の説明でより明白となるう。基板30の第1部分36の上にマスク34を形成するが、基板30の第2部分は露出されたまま残す。基板30の第1部分36は、薄膜同點が仮に構成される所望領域に対応する。

【0014】国所において、基板30の露出部分38を エーチ、プレブ、誘電体圏30、薄膜圏09、および埋 め込み誘電体層31の一部を除去し、下に位置するハル ↑基板11~♪ 一部40を露出させると共に、誘電体層 小域りの部分(remaining portion)32~、薄膜層の残 りの部分20~。および埋め込み誘電体層の残りの部分 18」を残す。エッチ、ツは、下に位置するハルク基板 1.1 の上去面で停止するように制御されなければなら ないが、少量のサーベエーチングであれば許容できる。 【0015】のの工程では、図でに示すように、基板3 ロで上表面上に、第2誘電体層42を形成し、第1誘電 体層の残りの部分32~およびパルク基板11の露出部 540を被覆する。第2誘電体層42は、従来の付着技 **州を用いて形成することができる。第2誘電体層の厚さ** は、500ないし4000計ングストロームの範囲とす ることができ、好ましい範囲は1000ないし3000 オンプストロームである。図8に示すように、第2誘電 体層40は側壁スペーサ46を形成するために用いられ るので、残りの部分3で1, 201, 181のエッシ4 4 で誘電体層 4.2 を十分厚くすることが非常に重要であ 5。第2誘電体層42として用いられる可能性のある材。 料の例には、酸化シリコン、窒化シリコン、窒化硼素、 および酸窒化物が含まれるが、これらに限定される訳で はない。第1誘電体層30は、第0誘電体層42を後に 除去する際に、エーチ・ストープとして作用するので、 第2誘電体層42に用いられる材料が、第1誘電体層3 この材料と異なることが大切である。

【0016】反応性イナン・エーチング (R1E) 処理を明いて、第2誘電体層を除去する。この誘電体層の一部のみを残し、エージ44に側壁でパーサ46を形成する。側壁スパーサは、第2誘電体層の厚さにもよるが、約500ないし4000寸ングストロームである。殆どの第2誘電体を除去することによって、ハルタ基板11の別の部分48が露出される。

【0017】図9は、本処理の次の工程を示し、ベルケ 半導体11 の露出部分48上に、半導体材料のエピタ キシャル暦50を成長即ち付着(deposite)させる。下に 位置する半導体基板11 の結晶格子構造と同じもの が、エピタキ・モル層内にも形成されるので、事実上、 このエピタキシャル層はバルク材料の延長である。このエピタキシャル付着処理において、第1誘電体層32は、エピタキシャル・シリコンが薄膜層20~に付加されるのを防ぐバリアとしても機能する。

【0018】一旦エピタキシャル層50が十分な厚さ、即ちスペーサとほぼ同し高さとなったなら、図10に示すように、次に誘電体層の残りの部分32、を除去する。この除去はエッチリブ処理によって行われる。誘電体部分32、を除去した後、平面化処理を行って基板30万上表面を平面化することが望ましい場合もある。上述の工程を実施することによって、バルカ部分と薄膜部分の双方を有する混合基板を製造することができ、側壁スペーサ46が基板の2つの部分を分離する

【0019】図11において、基板30に分離領域221、261、52、54を形成する、ここでも、分離領域は典型的にフィールド酸化物である。薄膜部分201には分離領域221のみを形成し、基板のエピタキシイ部分50には分離領域261のみを形成する。しかしながら、分離領域52をスペーサの薄膜側に形成し、一方分離領域54をスペーサのバルク材料側に形成し、一方分離領域54をスペーサのバルク材料側に形成する。側壁スペーサ46は誘電体材料であり、分離領域はフィールド酸化物であるので、得られる構造は、基板の薄膜部分とハルク基板との間の境界において、特に有物な分離構造となる。

【0020】図12に示すのは、本発明の第2実施例によって作られた基板の予想される使用法である。薄膜部分には、低Vcc内部MOSFETを構成することができる。一方、他の高VaMOSFET、または他のいずれたの高電圧素子は、ハルク部分の上に構成することができる。或いは、ハルク部分の上に、厚いフィールドESD保護素子を構成することもできる。本発明のこの実施例は、薄膜SOI素子および厚いフィールドESD保護素子双方の組み合わせを同一基板上に構成できるように混合基板を作るという点で、本発明の第1実施例と同じ利点を提供するものである。

【0022】このように、本発明によって、集積回路に 適用するための薄膜およびベルク混合半導体基板、およ び先に記載した必要性および利点を完全に満足する、こ の混成基板の形成方法が提供されたことは明白である。 本発明はその具体的な実施例を参照して記載しかつ図示 されたが、本発明はこれら図示した実施例に限定される ことを意図するのではない。本発明の精神から逸脱する ことなく、変更や改造が可能であることを、当業者は認 めよう。例えば、本発明は、薄膜およびバルク混合基板 とに構成されるMOSFETおよびESD保護素子に限 定される訳では決してない。逆に、異なる降伏電圧を有 するいかなる集積回路を使用する場合でも、本発明の薄 膜およびベルク混合半導体基板の適切な部分上に、それ らを構成することができる。したがって、本発明は、特 許請求の範囲に該出するかかる変更や改造全てを含むこ とを意図するものである。

【図面の簡単な説明】

【図1】本発明の第1実施例による薄膜および・ルク提 分半導体基板を形成する処理工程を示す断面図。

【図2】 本発明の第1 実施例による薄膜および・ルク混合半導体基板を形成する処理工程を示す断面図。

【図3】 本参明の第1 実施例による薄膜および・ルク混合半導体基板を形成する処理工程を示す断面図。

【図4】 4発明の第1 実施例による薄膜およびバル 7混合半導体基板を形成する処理工程を示す断面図。

【図5】 本発明の第2 実施例による薄膜および ハルク混合半導体基板を形成する処理工程を示す断面図。

【図6】 4 発明の第2 実施例による薄膜および 4 4 7 混合半導体基板を形成する処理工程を示す断面図。

【図7】本発明の第2 実施例による薄膜および ロルタ混合 半導体基板を形成する処理工程を示す断面図。

【図8】 本発明の第2実施例による薄膜およびハルク混合半導体基板を形成する処理工程を示す断面図。

【図9】本発明の第2実施例による薄膜およびパルク混合半導体基板を形成する処理工程を示す断面図。


【図10】本発明の第2実施例による薄膜およびトルタ 混合半導体基板を形成する処理工程を示す断面図。

【図11】本発明の第2実施例による薄膜およびハルタ 混合半導体基板を形成する処理工程を示す断面図

【図12】本発明の第2 実施例による薄膜およびベルス 混合半導体基板を形成する処理工程を示す断面図。


【符号い記明】


- 11、11~・ハク半導体基板
- 1.2 57.8 %
- 10 基板
- 18,31 埋め込み誘電体層
- 20 シリコン薄膜
- 22.24.26 分離領域
- 28 MOSFET
- 26 フィールド酸化物領域



【図11】

【図12】





フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号 FI

技術表示箇所

H O 1 L 27/08 27/12

331 E

D F

29/786

9056-4M H O 1 L 29/78 6 1 3 Z